当前位置：首页> 数字电子技术课程设计实验报告

数字电子技术课程设计实验报告

时间：2020-02-01 18:42:47 下载该word文档

常州工学院

数字电子技术课设报告

课题名称数字电子计数器

学院计算机信息工程学院

学期 2015-2016学年第一学期

专业通信工程

学号 14030724

姓名王明高

班级 14 通信一

2015 年12月30日

一．设计目的和意义

本课题设计的是数字电子计时器，它包含两个电路部分——数字电子计时电路和整点报时电路。对于数字电子计时器电路来说目的就是了解计时器主体电路的组成及工作原理；熟悉采用异步时序电路设计方法实现课题要求；熟悉集成电路及有关电子元器件的使用。而整点报时电路主要是为了掌握异步时序电路设计方法，结合课题一完成整点报时电路设计，解决有关实际问题，锻炼综合应用能力。

二．设计内容和要求

2.1数字电子计时电路的设计要求为：

1．根据计时器的方框图和指定器件，完成计时器主体电路设计及实验；

2．利用异步时序电路的方法，设计一个24进制的时控电路，要求当计数器运行到23时59分59秒时，秒个位计数器再接收一个秒脉冲信号后，计数器自动显示为00时00分00秒，完成进制的计时要求；

3．具有校时、分、秒；

4．在实验板上安装、调试出课题所要求的计时器；

5．画出逻辑电路图、时序图，并写出设计报告。

2.2整点报时电路的设计要求如下：

1．计一个电路，当计时器每逢运行到整点时，皆要发出整点报时鸣叫声；

2．报时信号模拟上海人民广播电台的报时频率，前五响为低音（750HZ），后一响为高音（1000HZ）；

3．开始鸣第一响，整点时鸣最后一响，共鸣叫六响；

4．每次鸣叫历时0.5秒；

5．画出有关时序图及原理图。

三．设计思路

3.1数字计时器的基本原理

数字计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成，各部分电路都是数字电路中应用最广的基本电路。计时器主体框图如图1－1所示。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波作为秒信号。秒信号送入计数器进行计数，并将累计结果以“时”、“分”、“秒”的数字显示出来。“秒”显示由两级计数器和译码器组成的十进制电路实现。“分”显示电路与“秒”相同；“时”显示电路由两级计数器和译码器组成的二十四进制计数电路来实现。所有计时结果由六位LED七段显示器显示。现分别介绍如下：

图1－1 计时器主体电路框图

3.1.1石英晶体振荡器设计

石英晶体振荡器的作用是产生一个标准频率信号，然后再由分频器分成时间秒脉冲，因此振荡器振荡的精度与稳定度，决定了计时器的精度和质量。

振荡电路由石英晶体、微调电容、反相器构成，如图1－2所示。图中Rf为反馈电阻（10~100MΩ），目的是为CMOS反相器提供偏置，使其工作在放大状态（而不是作反相器用）。C1是频率微调电容取3/25PF，C2是温度特性校正用电容，一般取20~50PF。非门2起整形作用。晶体振荡器件目前多数采用石英电子手表用晶振32768HZ，32768是2的15次方，经过15级二分频即可得到1HZ(信号)。

从时钟精度考虑，晶振频率愈高，计时精度就愈高，但耗电将增大。

word/media/image2.gif

图1—2 晶体振荡电路

晶体振荡电路仿真图

3.1.2石英晶体振荡器设计分频器设计

采用32768HZ晶振，用n位二进制计数器进行分频，可得1/2n频率信号，要得到1秒信号，则n=15。

根据以上分析，可用CD4060十四位串行计数器／振荡器来实现分频和振荡。如图1－3所示，但由于CD4060只能实现14级分频，少了一级分频，所以必须外加一级分频，可用CD4013双D触发器来实现。

word/media/image4.gif

图3-1 秒脉冲信号发生器

3.1.3计数器设计

来自分频器的秒信号，分别送到秒、分、时的十位和个位。秒、分计数器为60进制，小时计数器为24进制。这种计数器的设计可采用异步反馈置零法，先按二进制计数级联起来构成计数器，当计数状态达到所需的模值后，经门电路译码、反馈，产生“复位”脉冲将计数器清零，然后重新开始进行下一循环。

1．60进制计数

秒计数器由秒个位计数器JS1和秒十位计数器JS2组成。JS1组成十进制计数，JS2组成六进制计数。

十进制计数用反馈归零法设计，在课本上介绍较多，这里不再多讲。如果用CD4510（四位十进制计数器）来设计本课题，那么十进制计数设计更简单了。

word/media/image5.gif六进制计数的反馈方法是当CP输入第六个脉冲时，输出状态“Q3Q2Q1Q0=0110”，用与门将Q2Q1取出，送到计数器CR清零端，使计数器归零，从而实现六进制计数。如图1－4采用CD4510设计的60进制计数器，可作为秒、分计数器用。在图1－4中，“个位”向“十位”的进位通过“非门”进行，请同学们解释原理，还有其它更好的方法吗？请同学们画出逻辑图。

图1－4采用CD4510组成的60进制计数器

如果采用CD4516（四位二进制计数器）来设计60进制计数器，那么必须考虑个位十进制计数的归零，请同学们自己考虑。

2．24进制计数

当个位计数状态为“Q3Q2Q1Q0=0100”，十位计数状态为“Q3Q2Q1Q0=0010”时，即24时，通过把个位Q2、十位Q1相与后的信号送到个位、十位清零端CR，使计数器复零，从而实现24进制计数。如图1－5所示。

3.1.4译码和显示电路

word/media/image6.gif译码是把给定的代码进行翻译，变成相应的状态。用来驱动LED七段码的译码器常用的有CD4511中规模集成电路，它具有四位输入码BCD码（带锁存）输出七段码（带驱动）的功能。请同学们查阅CD4511的引脚和真直表（功能表）的资料。

图1－6 一位显示电路

图1－6为利用CD4511译码构成的一位LED七段码显示电路。

3.1.5校时电路

刚接通电源时，时钟都需要进行时间校准。图1－7所示的校时电路由CMOS电路和三只开关（K1~K3）组成，分别实现对时、分、秒的校准。开关选择有“正常”和“校时”两档。

校“时”、“分”的原理比较简单，当开关打在“校时”状态，秒脉冲时进入个位计数器，实现校对功能。

校“秒”时，送入2HZ（0.5秒）信号，可方便快速校对。图中与非门电路可采用CD4011实现。

校时电路如下图：

word/media/image7.gif3.1.6整点报时电路原理

当计时器运行到59分55秒时，要求控制电路每秒发出一个信号F1，连发5个信号去控制鸣叫电路，使喇叭连续鸣叫五响，鸣叫时间从某点59分55秒开始，鸣叫频率f1=750HZ低音。当计时器运行到整点时，要求发出另一个信号F2去控制鸣叫电路，使喇叭鸣叫一响，频率f1=1000HZ（高音），每次鸣叫历时0.5秒。

图3-2 识别电路

鸣叫声是每秒一次，而且每次鸣叫历时0.5秒。所以可选秒脉冲信号作为控制电路输入信号X1。另外必须有一个识别电路，能识别59分55秒和整点时间，如图2－1所示，当计时器59分55秒时，输出一个高电平，当计时器整点时，输出信号变为低电平，从而辨别出55秒~59秒和整点。

鸣叫电路可由两个振荡器分别产生750HZ和1000HZ信号，由F1、F2控制切换，推动讯响器工作。

3.1.7控制电路设计

word/media/image9.gif根据以上分析，控制电路框图及时序如图2－2所示。

根据框图及时序设计如图2－3所示控制电路。

图2－2控制框图及时序

word/media/image10.gif图2—3控制电路

3.1.8鸣叫电路

由与非门组成的多谐振荡器分别产生750HZ和1000HZ脉冲信号，频率f=1/2.2RC，改变R或C即可改变频率。

如图2－4示出了鸣叫电路原理图。

图2－4鸣叫电路word/media/image11.gif

最后指出一点，在图2—3中，当电路刚接通电源时，由于X1=1，X2=0，会使F2=1，喇叭会鸣叫一次高音，历时0.5秒。为消除这种现象，对图作了改进，如图2－3所示虚线部分，保证在开机几秒钟内F2=0，消除了鸣叫声的出现。

四．器件的选用

4.1器材

4.1.1元器件

1．CD4510四位十进制同步加／减计数器

2．CD4511四位锁存／七段译码器／驱动器

3．CD4060十四位串行计数／振荡器

4．CD4013双D触发器

5．七段LED共阴0.5数码管

6．CD4011四二输入与非门

7．晶振32768HZ

word/media/image7.gif8．电阻、电容、导线、开关

9. 4069六反相器

10.4081二输入与门

11. 4082四输入与门

4.1.2仪器

1．数字逻辑实验箱一台

2．示波器一台

3．频率计一台

4．+12V稳压电源一台

4.2其他问题和原则

（1）为何选用CD4510？

答：因为4510引脚的功能丰富，能够使电路的连接更加简便。

（2）所用芯片的引脚图，真值表等详细参数请见附件表。

（3）用其它芯片可以吗？

答：其他芯片可以使用。

（4）所选器件构成的单元工作原理图，分析工作过程。见附件二。

（5）所用元器件目录清单（型号、数量）。见附件三

5．如问用实验箱来实现课题，在实现课题时碰到了哪些实际问题？如何处理？如何提高工作效率？

在本次实现课题的过程中，遇到了许许多多的问题，首先我们在连第一个模块——秒计时模块的时候，发现计数器并没有按照预先设计好的顺序进行计数，经过仔细排查，调整了计数芯片的工作电压，从12伏调整为5伏，随后电路正常工作，从0到59进行计数，并且循环。然后一路到计数器部分结束，没有再遇到任何问题。然后开始在计数器的基础上加增蜂鸣电路。在蜂鸣电路处屡次碰到问题，运行结果不正确，检查几次发现不了问题后，我们决定重连电路，最后，电路成功运行，没有出问题。经过了这次课程设计，不仅对专业认知更进一步，而且对提高工作效率有了新的看法。比如，在连接电路线的时候由于线路繁杂，我们采用不同的电路采用不同的颜色来区分，连接数码管的线用黄色，接地的线用黑色，等等等等。

6．通过本次课程设计，谈谈心得体会。

通过本次课程设计，我首先感觉到的是做这个课程设计首先需要的是细心，由于电路板上线路纷繁复杂，如果我们一不小心连错一根线，那么就会导致整个电路都不能正常地工作。其次的就是对于各个芯片的功能要能够烂熟透心，做到连得时候能够行云流水，否则的话这对整个电路的完成进度会造成影响。

7．附件一：各芯片资料

各芯片引脚图、功能图

1.4510BD_10V

Q1,Q2，Q3，Q4为输出端口，P1，P2，P3，P4为预置数端口。CO是进位输出端，PE是同步置零端，R是异步置零端。CI是进位输入端。U/D是控制加减法的端口，CLK是脉冲信号输入端。

2.4511BD_10V

BI：4脚是消隐输入控制端，当BI=0时，不管其他输入端状态如何，七段数码管均处于熄灭状态（消隐），不显示数字。LT：3脚是测试输入端，当BI=1，LT=0时，译码输出全为1，不管输入DCBA状态如何，七段均发亮，显示“8”，它主要是用来检测数码管是否损坏。

LE：锁定控制端。LE=0时，允许译码输出。LE=1时，译码器是锁定状态，译码输出被保持在LE=0时的数值。DA,DB,DC,DDSHI 8421BCD码输入端。OA,OB,OC,OD,OE,OF,OG是译码输出端，输出为高电平有效。

3.4060BT_10V

4060BD/BP/BT跟CD4060一样，只是封装形式不同，4060BD陶瓷双列直插；4060BP塑料双列直插；4060BT金属圆壳；

CD4060是“14位二进制串行计数器/分频器 ” ，由一振荡器和 14 级二进制串行计数位组成。振荡器的结构可以是 RC 或晶振电路。通过外部简单的RC振荡器，F=1/(2.3RtCt), 输出方波时间可选，有2的4次方，5次方，12次方，13次方，14次，MR 为高电平时，计数器清零且振荡器停止工作。所有的计数器均为主-从触发器，在时钟脉冲下降沿，计数器以二进制进行计数。