当前位置：首页> 武汉大学计算机学院2016~2017学年第二学期 2015级《数字逻辑》期未考试试卷(闭卷考试)

武汉大学计算机学院2016~2017学年第二学期 2015级《数字逻辑》期未考试试卷(闭卷考试)

时间：2023-03-25 08:25:14 下载该word文档

武汉大学计算机学院
2016~2017学年第二学期2016级《数字逻辑》
期未考试试卷（闭卷考试）A卷
班级学号姓名成绩
注：全部答案均要求写在答题纸上，写在试卷上无效
一、填空（每空1分，共16分）1、（3C.E）16=（）10=（）22、（-1011）2=（11011）原=（10101）补3、若FABAC1，则B=（），C=（）
4、在组合逻辑电路中，当输入信号变化时，在输出端可能出现的错误输出现象叫（），导致错误输出的竞争叫（），不导致错误输出的竞争叫（）5、逻辑函数F(A,B,CABBC的反函数是（）
6、多谐振荡器有（）个稳定状态，施密特触发器有（）个稳定状态7、欲把J－K触发器转换成D触发器，则J=（），K=（）8．描述电平异步时序逻辑电路的工具是（）和（）

二、单项选择题（每空2分，共16分）
1、能把缓变输入信号转换成矩形波的电路是（）

A．边沿触发器B．单稳触发器C．多谐振荡器D．施密特触发器2、存在约束条件的触发器是（）触发器
A．基本RSB．JKC．DD．T3、能完成带低位进位的两个一位二进制数相加的器件称为（）A．译码器B．全加器C．编码器D．半加器4、用PLA进行逻辑设计时，应将逻辑函数表达式变换成（）
A．最小项表达式B．异或表达式C．最简与或式D．最大项表达式5、用于逻辑电路设计的硬件描述语言是（）
A.C++B.VHDLC.JAVAD.汇编
6、用四选一MUX实现逻辑函数F(A,BABAB时，其数据输入端D0D1D2D3应该接入（）

1
A.0011B.0101C.1100D.10107、由10级触发器构成的二进制计数器，其模值是（）
A．10B．100C．1000D．10248、在时序逻辑电路中，若输出函数表达式中不包含外输入X，则电路属于（）