当前位置：首页> 推挽输出与开漏输出(自己整理,网上最全讲解)-

推挽输出与开漏输出(自己整理,网上最全讲解)-

时间：下载该word文档

鉴于网友们对于开漏输出和推挽输出都不是很明白，我把网上所有关于开漏和推挽的讲解都做了整合，虽然不是原创，但也希望大家都可以从中获益！！推挽输出与开漏输出的区别

单片机学习之推挽输出与漏极开路输出方式
push- pull输出就是一般所说的推挽输出，在cmos电路里面应该较cmos输出更合适，因为在cmos里面的push－pull输出能力不可能做得双极那么大。输出能力看ic内部输出极n管p管的面积。和开漏输出相比，push－pull的高低电平由ic的电源低定，不能简单的做逻辑操作等。 push－pull是现在cmos电路里面用得最多的输出级设计方式。

一.什么是oc、od 集电极开路门(集电极开路 oc 或源极开路od open-drain是漏极开路输出的意思，相当于集电极开路(open-collector输出，即ttl中的集电极开路（oc）输出。一般用于线或、线与，也有的用于电流驱动。
open-drain是对mos管而言，open-collector是对双极型管而言，在用法上没啥区别。开漏形式的电路有以下几个特点：
1.利用外部电路的驱动能力，减少ic内部的驱动。或驱动比芯片电源电压高的负载. 2. 可以将多个开漏输出的pin，连接到一条线上。通过一只上拉电阻，在不增加任何器件的情况下，形成“与逻辑”关系。这也是i2c，smbus等总线判断总线占用状态的原理。如果作为图腾输出必须接上拉电阻。接容性负载时，下降延是芯片内的晶体管，是有源驱动，速度较快；上升延是无源的外接电阻，速度慢。如果要求速度高电阻选择要小，功耗会大。所以负载电阻的选择要兼顾功耗和速度。
3.可以利用改变上拉电源的电压，改变传输电平。例如加上上拉电阻就可以提供ttl/cmos电平输出等。
4.开漏pin不连接外部的上拉电阻，则只能输出低电平。一般来说，开漏是用来连接不同电平的器件，匹配电平用的。
5.正常的cmos输出级是上、下两个管子，把上面的管子去掉就是open-drain了。这种输出的主要目的有两个：电平转换和线与。
6.由于漏级开路，所以后级电路必须接一上拉电阻，上拉电阻的电源电压就可以决定输出电平。这样你就可以进行任意电平的转换了。
7.线与功能主要用于有多个电路对同一信号进行拉低操作的场合，如果本电路不想拉低，就输出高电平，因为open-drain上面的管子被拿掉，高电平是靠外接的上拉电阻实现的。（而正常的cmos输出级，如果出现一个输出为高另外一个为低时，等于电源短路。）

8.open-drain提供了灵活的输出方式，但是也有其弱点，就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电，所以当电阻选择小时延时就小，但功耗大；反之延时大功耗小。所以如果对延时有要求，则建议用下降沿输出。二.什么是线或逻辑与线与逻辑？
在一个结点(线上, 连接一个上拉电阻到电源 vcc 或 vdd 和 n 个 npn 或 nmos 晶体管的集电极 c 或漏极 d, 这些晶体管的发射极 e 或源极 s 都接到地线上, 只要有一个晶体管饱和, 这个结点(线就被拉到地线电平上. 因为这些晶体管的基极注入电流(npn或栅极加上高电平(nmos, 晶体管就会饱和, 所以这些基极或栅极对这个结点(线的关系是或非 nor 逻辑. 如果这个结点后面加一个反相器, 就是或 or 逻辑. 注：个人理解：线与，接上拉电阻至电源。(~a&(~b=~(a+b，由公式较容易理解线与此概念的由来；
如果用下拉电阻和 pnp 或 pmos 管就可以构成与非 nand 逻辑, 或用负逻辑关系转换与/或逻辑. 注：线或，接下拉电阻至地。(~a+(~b=~(ab; 这些晶体管常常是一些逻辑电路的集电极开路 oc 或源极开路 od 输出端. 这种逻辑通常称为线与/线或逻辑, 当你看到一些芯片的 oc 或 od 输出端连在一起, 而有一个上拉电阻时, 这就是线或/线与了, 但有时上拉电阻做在芯片的输入端内. 顺便提示如果不是 oc 或 od 芯片的输出端是不可以连在一起的, 总线 bus 上的双向输出端连在一起是有管理的, 同时只能有一个作输出, 而其他是高阻态只能输入. 三.什么是推挽结构
一般是指两个三极管分别受两互补信号的控制,总是在一个三极管导通的时候另一个截止，要实现线与需要用oc(open collector门电路。如果输出级的有两个三极管，始终处于一个导通、一个截止的状态，也就是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱（totem- pole）输出电路（可惜，图无法贴上）。当输出低电平时，也就是下级负载门输入低电平时，输出端的电流将是下级门灌入t4；当输出高电平时，也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经 t3、d1 拉出。这样一来，输出高低电平时，t3 一路和 t4 一路将交替工作，从而减低了功耗，提高了每个管的承受能力。又由于不论走哪一路，管子导通电阻都很小，使rc常数很小，转变速度很快。因此，推拉式输出级既提高电路的负载能力，又提高开关速度。供你参考。
推挽电路是两个参数相同的三极管或mosfet,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小效
率高。输出既可以向负载灌电流，也可以从负载抽取电流。其他资料：
推挽电路是两不同极性晶体管输出电路无输出变压器（有otl、ocl等）。是两个参数相同的功率 bjt 管或 mosfet 管,以推挽方式存在于电路中,各负责正负半周的波形放大任务,电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小效率高。推挽输出既可以向负载灌电流，也可以从负载抽取电流。
如果输出级的有两个三极管，始终处于一个导通、一个截止的状态，也就是两个三级管推挽相连，这样的电路结构称为推拉式电路或图腾柱（totem-pole）输出电路。当输出低电平时，也就是下级负载门输入低电平时，输出端的电流将是下级门灌入t4；当输出高电平时，也就是下级负载门输入高电平时，输出端的电流将是下级门从本级电源经 t3、d1 拉出。这样一来，输出高低电平时，t3 一路和 t4 一路将交替工作，从而减低了功耗，提高了每个管的承受能力。又由于不论走哪一路，管子导通电阻都很小，使 rc 常数很小，转变速度很快。因此，推拉式输出级既提高电路的负载能力，又提高开关速度。
推挽结构一般是指两个三极管分别受两互补信号的控制，总是在一个三极管导通的时候另一个截止。要实现线与需要用 oc门电路。
推挽电路适用于低电压大电流的场合，广泛应用于功放电路和开关电源中。它的优点是：
结构简单，开关变压器磁芯利用率高，推挽电路工作时，两只对称的功率开关管每次只有一个导通，所以导通损耗小。
缺点是：变压器带有中心抽头，而且开关管的承受电压较高；由于变压器原边漏感的存在，功率开关管关断的瞬间，漏源极会产生较大的电压尖峰，另外输入电流的纹波较大，因而输入滤波器的体积较大。

为漏极开路是数字集成块cmos块的使用条件。推挽输出是数字电路里的一种功率放大电路的一种应用，用两个晶体管分别工作在甲类状态，使用时两个管子交替工作。弱上拉是为了保证该点电位的电压值不能过低。

推挽输出与开漏输出的区别
推挽输出: